⑩ 日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) · 平2-1669

®Int. Cl. 5

識別記号

庁内袋理番号

④公開 平成2年(1990)1月5日

H 04 L 12/56

7830-5K H 04 L 11/20 102

H 04 Q 11/04 8226-5K

Ē×

審査請求 未請求 請求項の数 17 (全16頁)

スイッチングシステム及びその構成方法 60発明の名称

> 勿特 顧 昭63-102512

願 昭63(1988) 4月27日 忽出

⑩昭62(1987)7月15日孁日本(JP)⑩特願 昭62-174603 優先権主張

60発 明 者 櫻井

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 (7) 经 明 者 大 兼 市

所戸塚工場内

. <u>31</u> 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 原 伊発

所戸塚工場内

東京都千代田区神田駿河台4丁目6番地 勿出 頭 株式会社日立製作所

外1名 四代 理 人 弁理士 小川 勝男

最終頁に続く

発明の名称

スイッチングシステム及びその構成方法

特許請求の範囲:

1・ヘッダ部と情報部から成る固定長のセルを用: いて、複数の入ハイウェイと複数の出ハイウェ・ イ間で通信情報を終ヘッダ部に含まれる情報に、 差づき交換するスイッチングシステムであって。 複数の入ハイウェイを時分割多重し、到着した セルをメモリ手段に否込み、これを適当な駁序。 で統み出し、多重分離し、複数の出ハイウェイ に振り分けることによってスイッチング動作お よびパマファリンク動作を行うスイッチングシ ステムにおいて、前記メモリ手段の空をアドレ スを格納しておく第2のメモリ手段と、絃第2. のメモリ手段に格納された空きアドレス情報に 応じて前記メモリ手段への書込みおよび銃出し を制御する手段とを設けたことを特徴とするス イッチングシステム。

ヘッダ那と情報部から成る固定長のセルを用。

いて、複数の入へイウェイと複数の出ハイウェ イ間で通信情報を該ヘッダ部に含まれる情報に 若づき交換するスイッチングシステムであって、 複数の入ハイウェイを時分割多重し、到着した: セルをパッファメモリ(以下メインパッファと 称する)に普込み、これを適当な順序で読み出 し、多世分離し、複数の出ハイクェイに振り分 けることによってスイッチング動作およびバッ ファリング動作を行うスイッチングシステムに おいて、メインパッファの空きアドレスを格納。 しておくFIFO(First In First Out) バッフ ァ(アイドルアドレスFIFOと称する)と、出 ハイウェイ対応に、メインパッファへの母込み および銃出しを制御する手段とを設け、メイン パッファへのセルの各込み時には、上記アイド ルアドレス FIFO パッファのデータ出力から空 アドレスを取り出し、メインパッファからのセ ル読出時には、読出しが終ったアドレスを上記 アイドルナドレス PIFO パッファのデータ入力 へ戻す事を特徴とするスイッチングシステム。

る 請求項2において、

上記割両手段は承込みが行なわれたメインバフスアのアドレスをそのセルの宛先出ハイウェイ別に管理する機能を有し、出力したい任意の出ハイウェイ砲のセルを読み出す事を特徴とするスイフテングシステム。

4. 讃求項2において:

上記メインパッファはランダム入力及びランダム出力が可能なメモリを用いた事を特徴とす。 るスイッチングシステム。

精求項2配数のスイッチングシステムであって、

出ハイウェイ毎に対応した2粒類のレジスタの別(番込みレジスタおよび説出しレジスタ)を出ハイウェイの数と同数だけ上記制御手段内に設け、アイドルアドレスFIPOのデータ出力を、それぞれの替込みレジスタの入力端子およびメインバッファのデータ入力端子に接続の普込みレジスタの出力端子は、到着セルの宛先出ハイウェイ番号を選択入力とする

グおよび宛先出ハイウェイ毎のチェイン形式の ペッファリングを行う事を特徴とするスイッチ ングシステム。

到滑するセルには取扱い条件を区別するクラスが付与してあり、クラスによってスイッチが保証するセルの路裏率が異なるスイッチングシステムにおいて、

アップダウンカウンタを設け、ある特定のクラスのセルをメインパッファに書込んだ時は放アップグウンカウンタをカウントダウンし、統出した時はカウントアップし、紋アップダウンタのカウンタ値が零になった事を検出した場合は紋クラスのセルのメインパッファへの書込みを禁止し、セルを廃棄する事を特徴とするスイッチングシステム。

7. 請求項 5 配収のスイッチングシステムであっ て、

到着するセルには取扱い条件を区別するクラ

セレクタを介してメインパッファの書込みアドレス端子に接択し、メインパッファへのセルをひ込み時には、到着したセル自体と、次にそのセルの宛先と同じ宛先を持つセルが到着したときでいる。 とを超としてメインパッファの同一アドレスに とを超としてメインパッファの同一アドレスに とを超としてメインパッファの同一アドレスに を込み、更に、紋次アドレスにより上記セルの 宛先となる出へイウェイに対応する各込みレジスタを更新し、

スが付与してあり、クラスによってスイッチが 保証するセルのパッファリングによる違延時間 が異なるスイッチングシステムにおいて、

- 請求項2配数のメインベッファとアイドルア ドレスFIFU とを同一チップ内に搭載したこと を特徴とするスイッテングシステム用回路部品
- 9. 請求項2記収のメインバッファとアイドルア

ドレスFIPOと制御手段とを同一チップ内に搭載したことを特徴とするスイッチングシステム 用回路部品。

10. 解求項 2 記載のスイッチングシステムであって、

出ハイウェイの数と何数のFIFOパッファ
(アドレスFIFOと称する)を設け、メインパッファの空きアドレスを格納しておくアイドルアドレスFIFOパッファのデータ出力を、上記被数のアドレスFIFOの出力強子おとび、メインパッファの等込みアドレス発子は制御カウンタ出力を追択入力とするセレクタを介して、メインパッファの統出しアドレス強子、および、アイドルアドレスFIFOパッファのデータ入力に接続した事を特徴とするスイッテングシステム。

11. 請求項10紀数のスイッチングシステムであって、

到着するセルには収扱い条件を区別するクラ

スイッチの入力始子それぞれへ接続し、上配へッダ脳動型時間スイッチとして請求項 5 記駁のスイッチングシステムを用いる事を特徴とするスイッチングシステムの構成方法。

15. ヘッダ部と情報部から成る固定長のセルを用いて、複数の入ハイウェイと複数の出ハイウェイ間で通信情報を交換するスイッチングシステムであって、

人ハイウェイそれぞれに対応してセルの時間 的順序をヘッダ情報に基づいて入れ機えるヘッ が駆動型時間スイッチを設け、その出力それぞ れを1つのヘッダ情報に基づいてセルをハイウ ェイ間で空間的に入れ換えるヘッダ感動型空間 スイッチの入力強子それぞれへ接続し、上記ヘ ッダ感動型時間スイッチとして請求項10配数 のスイッチングシステムを用いるずを特徴とす るスイッチングシステムの構成方法。

14. 任意の数の入端子と、任意の数の出端子との間で通信情報を交換する、単位スイッチを複数個多数に接続して構成する 3 段リンク過話路ス

スが付与してあり、クラスによってスイッチが 保証するセルのパッファリングによる遅延時間 が異なるスイッチングシステムにおいて、

アドレスFIFOを1つの出ハイウェイに対してクラスの数だけの複数数け、セルのメインパッファへの審込み時には、該セルに付与されたクラスに基づいて使用するアドレスFIFOを選択する手段と、説出し時には、選延時間に対する条件がより厳しいクラスのアドレスFIFOを選択して配出しアドレスを出力する手段を有することを特徴とするスイッチングシステム。

12 ヘッダ部と情報部から成る固定長のセルを用いて、複数の入ハイウェイと複数の出ハイウェイと複数の出ハイウェイ間で通信情報を交換するスイッチングシステムであって、

入ハイウェイそれぞれだ対応してセルの時間 的順序をヘッダ情報に基づいて入れ換えるヘッ が収め型時間スイッチを設け、その出力それぞ れを1つのヘッダ情報に基づいてセルをハイウ ニイ間で空間的に入れ換えるヘッダ駆動型空間

イッチにおいて、初段を構成する各単位スイッ チ(1次メイッチ)の入屈線数を整数m、出回 概数を参数す、入国銀速度と出回頻速度の比を 1:xとし、中間段を構成する各単位スイッチ (2次スイッチ)の入回級数、出回級数をとも に数数k、入回線速度と出回線速度の比を1: . 1 とし、最終段を構成する各単位スイッチ(3 次スイッチ)の入回様数を形数で、出回機数を 整数m、入回線速度と出回線速度の比をx: 1 とし、1次スイッチをk個、2次スイッチをェ 個、3次スイッチをk個用い、1次スイッチの 1 本の出回線を各2 次スイッチへ1 本ずつ袋税 し、2次スイッチのk本の出回級を各3次スイン フチへ 1 本十つ接続する多段スイッチであって、 $r \ge 2 \times \{ (m-1)/(x-1) \} -1 \} + 1$ (記号:「。」は。以上の最小の整数を表わす。)

15. 上記通信情報を、ヘッグ部と情報形から収る パケットを用いし該パケットのヘッダ部に含ま

なる関係を消たす場を特徴とする多段遊話路ス

1 7 4 -

れる情報をお照して交換を行うことを特徴とす る線水項14記載の多段通話路スイッチ。

- 14. 請求項14配数の多段通話路スイッチにおいて、r=2m-5、x=2 としたことを特徴とする
 多段通話路スイッチ。
- 17. 請求項 1 4 記載の多度適話路スイッチにおいて、r=m-2、x=3 としたことを特徴とする多度通話路スイッチ。
- 3. 発明の詳細な説明

〔産薬上の利用分野〕

本発明は、ルーティングのためのヘッダを有する固定長セルを用いて音声、データ等の時分割多項通信情報を交換するスイッチングシステムに保り、特に音声等の回避交換情報とデータ等のバースト交換情報を統合して交換するのに好適なスイッテングシステムに向する。

(従米の技術)

典形的な M 話 音声の ビット選択 (64 K b / s)の みならず、 低速 (数 1 C O b / s) データからビデオ 信号 (gM b / s) までの、 仮々なビット選皮、 限

的に発生するデータを送るパースト交換モードの2つのモードを扱う事が出来るように、スイッチングのためのメモリと、待ち合わせのためのパッファメモリが設けられている。回放交換モード用セルは、実時間性を保証するためにパッファメモリを介さず、優先して取り扱い、一方パースト交換モード用セルは、パッファメモリで待ち合わせ、メイムスロットに空きがある時に処理される。

▲ な性質(パースト性、異時間性等)を持った通信を統合して取り扱い得る、柔軟かつ経路的なスイッチングシステムが求められている。

このような要求に対して、ルーティングのため の情報を含んだヘッダを持つ固定長のセルを用い て、全ての情報を画一的にスイッチングする方法 が、1つの有望な祭である。例えば、本出騒人に より脱化扱案されている、論文「世子情報通信学 会創立70周年記念総合金調大会(昭和62年) 交換部門 1832 『回艇ノバケット 統合通結路の検 射」」に示されているスイッチングシステムは、 その1つである。本例では、全ての近信併報を、 セルと呼ばれる固定長プロックを用いて転送する そのスイッチングに当っては、ヘッダ駆動型の空 間スイッチを基本とし、同一宛先を持つ複数のセ ルが空間スイッテ内で衝突するのを避けるため、 入ハイウェイ毎に時間スイッチ根能を設けた構成 をとっている。更にその時間スイッチ扱能には、 世話 音声のように実時間性が畏求される回 級交換 モートと、遊風はある程度許されるが、パースト

(発明が解決しようとする繰り)

固定長セルを用いてスイッチングを行なり場合、 各セルの規先が必ずしる平均的に分布していない ため、阿一宛先へ向けたセルが一時的に象中し、 輻輳状態となったり、メモリのオーパフローによ りセルが消失してしまう事が起こり待る。上記の、 最初に挙げた、本出額人による論文では、輻輳状 顔回避のため待ち合わせのためのパッファメモリ を、各宛先出へイウニイ別に殷けている。このパ フファメモリは、セル全体を格納するもので、か つ、オーパーフローしないだけ多数のセルを格納 できるものである必要があり、しかも、宛先毎に 個別に設けなければならない。従って、この程区 では、大量のメモリを必要とするという問題があ る。一万、2番目の例に挙げたスイッチングシス ナム(特開昭 59-135994 号)では、パッファ メモリは全入ハイウェイに対し1つであり、パッ ファメモリのアドレスだけを記憶する待ち行列手 段がセルの宛先別に複数設けられている。この構 **忍では、比較的少ないメモリ値で各セルの宛先の**

勇りは吸収され得る。しかしながら、パッファメ モリの書き込みアドレスは周期的に用いられるた カ、論理的にはパッファメモリは各紀先対応に固 定的に分割されているのと同等であり、ある得ち ラ列の待ちが一定様を認えると、読み出されてい ないセルがまだ残っているにもかかわらず、同一 り符込みアドレスが使われ、パッファメモリの上 おきが起こる。このとき上書きされたセルは所失 してしまりという問題がある。

本発明の目的は、上配使来例の問題点を解決し、 メモリの大量使用をなくし、かつバッファメモリ の上部をによってブロックが落失しないスイッチ ングシステムを提供することにある。

〔 裸斑を解決するための手段 〕

上記目的を選成するために、複数の人ハイウェイ(以下では単に入扱と称する)を時分割多取し、 到滑したセルをパップアメモリ(以下メインパッファと称する)に書込み、これを通当な順序で既 み出し、多重分離し、複数の出ハイウェイ(以下 では単に出級と称する)に扱り分けることによっ

の容量は変わらない。

また、セルを配み出すまでは、そのセルが格納されているアドレスはアイドルアドレスFIFO 化戻らないので、同一アドレスにセルが上書きされて、そこに格納されていたセルが得失してしまう出はない。

(实施例)

以下、本発明の一実施例を割り図により説明する。第1図においては、n本の入録が、関並列突 換多度器101を介してメインパッファ105の データ入力(DI)に接続され、メイイ列変換多り 105のデータ出力(DU)は、並直列変換多り 分産器に接続多り出力の出現に分離されている。 のよがに指出する部分は、のよが変換をサーブル102 の変換テーブル102のデータ出力(DOでデータのデータのデータに対しているのである。 の変換テーブル102のデータ出力(DOでデータのデータので、かったがはメインででは、102でかしメインバッファ て交換如作を行うスイッチングンステムにおいて、メインパッファの空きアドレスを格納しておく FIFO(First In First Out)パッファ(アイドルアドレス FIFO と称する)と、使用中アドレスを出版対応に管理する手段を設け、メインパッファへのセルの 資込み時には、上記アイドルアドレス FIFO パッファのデータ 出力から空アドレスを収り出し、メインパッファからのセルの既出し時には、統み出しが終ったアドレスを上記アイドルアドレスドIFO パッファのデーメ入力へ戻す、アイドルアドレスチュインを持つようにした。 (作用)

セルが到滑し、これをメインパッファに許き込む原には、そのセルの宛光出展に関係なく、1つのエイドルアドレスFIFUから空きアドレスを得るだめ、メインパッファに空きがある限りメインパッファ内のどの鎖線でもセルを審き込む挙ができる。到滑するセルの宛先が存足の出級へ煽っていたとしても、その分は他の宛先へのセルが減少しているはずなので、必要となるメインパッファ

105の群込みイネーブル入力(WR)へ接続さ れ、出榜番号部分はアドレスポインタ104の宛 先出級参号入力(DB8T) に接続される。ヘッダ 変換テープル102のデータ入力(DI)と背込 みアドレス (W A) は、 図示していない 前御系に 接続されている。アイドルアドレスFLFO10.5 のデータ出力(DO) はメインパッファ 1 0 5 の データ入力(DI)とアドレスポインタ104の 次書込みアドレス入力 (NWAD) へ接続され、空 き表示出力(BPTY) は A N D ゲート 1 0 9 を介 しメインパッファ105の街込みイネーブル入力 (WE)へ接続される。アドレスポインタ104 の普込みアドレス出力(WAD)はメインバッファ 105の将込みアドレス入力(WA)へ接続され 脱出しアドレス出力(RAD)は、セレクタ110 を介してメインパッファ105の統出しアドレス 出力(RA)とアイドルアドレスFIFU103 の データ入力(DI)に接続される。メインパッス ァ 1 0 5 のデータ出力(DU)のうち、次就出し アドレスに相当する部分はアドレスポインタ104

の次統出してドレス入力(NRAD)へ接続され、それ以外の部分、即ちセル本体に相当する部分は、並直列変換多度分離語106を介し、各出級へ分離される。創御カウンタ107の出力はアドレスポインタ104の説出しカウンタ入力(KACNT)へ接続される。空アドレスレジスタ111はセレクタ110の支力へ接続される。アドレスポインタ104のキニー状態表示出力(STS)はセレクタ110の選択人力と、アイドルアドレスドIFO103の強込みイネーブル入力(WE)へ接続されている。

まず、メインパッファへのセルの協込み動作を 説明する。

各人級から到滑したセルは、直並列変換多道為 101で並列変換し、セルを1個アつ遅次取扱う ことを容易にする。入機から到着するセルの構造 の例は、銀2回回に、直並列変換多直の改念回は み4回に示してある。直並列変換多直過は、一般 にパレルシフタと呼ばれる公知の回路を用いて得 配できる。第2回回に示すように、セルのヘッダ

次に競出し動作を説明する。セルの競出しは、 制御カウンタ107が発生する数に応じてアドレ スポインタ104から駅出しアドレスを得て、こ れをメインパッファの観出アドレスとすることで セルを観出す。制御カウンタの値は、出級番号に 対応する。即ち各出腺毎に順体に1つずつセルが 説出されるわけである。銃出しアドレスとして使 用したアドレスは、アイドルアドレス FIFO103 のデータ入力(DI)へ送られ、再度書込みアドレ スとして用いられる。尚、ある出級に宛てたセル が、メインパッファ内に1つも存在しないときは。 キュー状 題 表 示 出 力 (STS) が 出 力 さ れ 、 モ レ ク タ110によつて、メインパッファ105の統出 しアドレスとして、空セルアドレスレジスタ111 化格納されているアドレスが 出択される。 破丁ド レスに相当するメインパッファの内容は常に望ま セルとしてある。

アイドルアドレスドIFOのデータ出力は、セル と一緒にメインパッファ内に格納する。これはそ のセルの視先出展と同じ宛先の、次のセルの格納 には論理チャネル番号が扱いてあり、この番号でヘッダ収換テーブル102にアクセスすることでそのセルの出離側での新しい論理チャネル番号、セルが空きか使用されているかの情報は、呼吸定時に制御系からのアクセスでテーブル内に谐き込まれる。第2図似にヘッダ変換テーブル102の出力の例を示す。

セルの宛先出張者ラはアドレスポインタ104 へ入力され、これに応じて適当な智込みアドレス が得られる。該晋込みアドレスは、アイドルアド レスドIPU103から予め入力されたものである。 該督込みアドレスを用いてセルはメインパッファ 105へ書込まれる。尚、セルが望きセルである 奇台、もしくはアイドルアドレスを1PUが望きて ある場合(即ちメインペッファに望きが無い場合 は、ANDグート109の出力が 」となるためメ インバッファ105 には普込みは行れず、また、 アイドルアドレスをIFUの説出しクロック(RCK. もしとなり、空アドレスの出力も行われない。

アドレスを示すためである。詳しい動作は第3図 を用いて次に述べる。尚、メインパッファ内のセ ル構造を第2図にに示す。

次に貫る図を用いて、アドレスポインタ104 の構成と動作を説明する。出線番号入力(DEST) は、出線番号デコーダる01の入力と普込みアド レスセレクタ308の選択入力に接続される。出 設善号デコーダる O·1 のm 本のデコード出力は、 それぞれm個の書込みレジスタ(WB_{1~m})302~ 303のクロック入力に接続される。外部のアイドル アドレスPIPOから入力される次省込みアドレス (NWAD) は各者込みレジスメの入力に接続され 各書込みレジスタの出力は書込みアドレスセレク メる08を介して、沓込みアドレス出力(WAD) となる。一方、制御カウンメ入力(RACNT)はデ コーダる11と脱出しアドレスセレクタるD90 退択入力に抵税され、デコーチ311のm本のテ コード出力は、それぞれm個の統出しレジスタ (RH,__)304~305 のクロック入刀として、 ゲートを介して展続される。外部からの次統出フ

ドレス入力(NRAD)は、各統出しレジスタの入力に接続され、各統出しレジスタ出力は既出してドレスセレクタ 3 0 9 を介して統出すドレス(RAD)となる。不一致検出器 5 0 6~3 0 7 はそれぞれ対応する書込みレジスタと統出しレジスタの出力を入力とし、そのそれぞれの出力は不一致情報セレクタ 3 1 0 を介して、キュー状態表示出力(STS)となる。また、不一致検出器の出力は上記ゲートの一方の入力にも接続される。

成る。 書込みカウンタ 5 0 2 は、 書込みアドレス (WA)を出力するカウンタで、メモリ 5 0 1 のアドレスの数だけカウントするリングカウンタである。 院出しカウンタ 5 0 3 は、 院出しアドレス の数だけカウントするリングカウンタで アドレスの数だけカウントするリングカウンタである。 両カウンタの値が同一になった時はメモリが空になった状態であるから、 これを一致検出器 5 0 4 で検出して空き出力(EPTY)を出す。以上のように、全体としては PIFO 機能を押つものである。

次に無も図を用いて他の実施例を説明する。部も図に示すスイッテングシステムは、基本的には第1図に示すものと同じ原理によるものであるが、部1図のものに更に優先制御機構を付加してある。第6図において第1図に示す構成要素と同一のものは同一の符号を付与してあり、説明は省略する。部1図との最も大きな相違は、アドレスポインタが複数ある点である。ここでは優先クラスとして3つのクラスがあると仮定する。それぞれクラス

ADの値をこの時書込みを行おうとしているセル と一緒にメインバッファに格納しておけば、この セルを読み出した時に、同じ出級へ宛てたセルを 次に読み出す時は、どのアドレスから読み出せば 良いのかを知ることができる。セルの観出し時は、 制御カウンタの値を選択入力とする統出しアドレ スセレクタにより読出しレジスタ出力を選択し、 そのレジスタの保持値を統出しアドレス出力(R AD)として出力し、これを統出しアドレスとし て用いる。同時にデコーダ311の出力によって。 この時退択された脱出しレジスタの保持値を更新 する。このときの銃出しレジスチの入力は、メイ ンパッファから説出される、上記書込み時にモル と一緒に格納した次統出アドレスであるので、同 じ出銀へ宛てた次のセルのアドレスを統出しレジ スタに保持させる事ができる。

第 5 図はアイドルアドレスFIPO 1 0 3 の梯取を示す。アイドルアドレスFIFO 1 0 5 は、メモリ5 0 1 、普込みカウンタ (WCNT) 5 0 2 、統出しカウンタ (RCNT) 5 0 3 、一致検出器 5 0 4 から

1(C1)、クラス2(C2)、クラス3(C3)と称 する。

第6回のヘッダ変換テーブル102の出力には、 クラス表示が含まれている。クラス表示出力は、 クラスデコーダ (CDEC) 605 の入力と書込みり ラスセレクタ(WSEL)604の選択入力に接続さ れる。クラスデコーダ (CDEC) 605 の各デコー ド出力は、それぞれのクラスに対応するアドレス ポインタの普込みアドレスイネーブル入力(WAEN) へ接続される。クラスデコーダ (CDEC) 605 の デコード出力のうち、C2出力はアップダウンカ ウンタ608の出力とANDをとってC2!とする。 クラスデコーダ (CDEC) 605 の C1、C3 出力と C 2 の O B 出力をメインペッファ 105 の雲込みイ オーブル(WE)に接続する。各クラフに対応する アドレスポインタ、即ちアドレスポインタ(クラ ス1)601、アドレスポインタ(クラス2)602、 アドレスポインタ (クラスる) 603 の各キュー状 限表示出力(8TS)は統出アクセス制御 60 4の人 力に接続される。観出アクセス制御の入力と出力

の関係は一例を示り図に示す。肌出アクセス制御 604の出力は統出クラスセレクタ (RSBL)607 とデコーダ(RBDEC)609 の入力に接続される。 デコーダ(REDBC) 609 のデコード出力はそれ ぞれ対応するクラスのアドレスポインタの読出す ドレスイネーブル入力(RAEN) に接続されると ともに、デコード出力のORがアイドルアドレス FIPOの答込みイネーブル入力(WE) に接続され る。 尚、アップダウンカウンタ 608 はクラス2の ·脱出アドレスイネーブル入力(RABN) がアップ 入刀、C2 がダクン入力である。ことで各クラス の定義は、クラストが遅延時間が小さく、セルの 粉失率も小さいもの、クラス2が弾圧時間が小さ いが、セル紛失率はヤヤ大きいもの、クラスるが 進延時間はヤヤ大きいがセル紛失率が小さいもの である。クラス2は紛失率が他のクラスよりやや 大きくても良いので、使用可能なメインパッファ の容量を制限する。具体的には、アップダウンカ ウンタ608に使用を許す容量をセル数模算でも ットする。アップダウンカウンタも08は、書込

み時にずウン、統出し時にアップするので、このカウンダが 0 になった時は割限値一杯までメインとがクファを使用している 0 を示すないのかは 1 では 1 での 0 がっている 0 での 0 での 0 がった 0 が

セルが到前するとへっが変換テーブル102の 出力によりそのセルが属するクラスが厳別でき、 クラスデコーダ605によりそのクラスに対応す るアドレスポインタへ登込みアドレスイネーブル 出力(WABN) が出される。これに対してアドレ スポインタが出力した登込みアドレス出力(WAD) は登込みクラスセレクタ(WSEL)606で選択さ

れメインパッファの書込み下ドレス(WA)として 用いられる。一万、競出しの場合は、先に述べた ように、硫出アクセス制御604が、各クラスの 各出級対応の待ちキューの有無を監視して、待ち キューがあるものの中で最も選先確位の高い、デコ ーがも09のデコード出力が、競出してラスマ レクメ607が、競出しを指示し、このエド レスポインタが出力した競出しアドレスと 択し、メインパッファの裁出しアドレスと 択し、メインパッファの裁出しアドレスと

次に、48 図を用いて別の突起例を説明する。 第8 図の構成は第1 図のヘッダ変換テーブル102 が無いものである。この場合は、入線から到着するセルの構造が、第9 図のようになっている。この のような形式はスイッチの前段に人選供にヘッダ 変換テーブルを設ける構成に適している。また、 後で述べる多段構成のスイッチを対えたとき、各 段のスイッチでそれぞれヘッダ変換をせずに、前 もって一括してヘッタ変換を行う事ができるとい う特徴がある。

間、ここまで述べた各実施例において、メインパッファとアイドルアドレスFIFO、または、メインパッファとアイドルアドレスFIFOとアドレスポインメを、集積回路化し、同一チップ上に搭載すれば、小形のスイッチが実現できるとともに、以下に述べる多段構成の実現も容易となる。

次に、第10回および第11回を用いて、多段 構成のスイッチ(多段通話路スイッチ)の実施例 を説明する。まず、具体的な実施例の説明に先だ って、多段スイッチのノンブロック条件について 説明する。

従来、回根交換におけるノンブロックの多段通 話路スイッチとしては、クロス形が良く知られて いる。(秋丸箸「現代交換工学概論」オーム社 昭和54年PP.136~137 およびシー・クロス : ア スタディ オブ ノン ブロッキング ネ ットワークス、ペル システム テクニカル ツ ヤーナル 第32巻第3号(1953年)(C.Clos :A Study of Non Blocking Networks. Bell クロス形多段スイッチは、1 次スイッチの入回 級数をm、出回級数をr、2 次スイッチの入回級 数、出回級数をともにk、3 次スイッチの入回級 数をr、出回級数をmとし、1 次スイッチをk 傾。

System Technical Journal vol.32. No.5(1953))

2 次スイッチを r 個、 3 次スイッチを k 個用い、 1 次スイッチの r 本の出回級を各 2 次スイッチに 1 本ずつ、 2 次スイッチの k 本の出回級を各 5 次 スイッチに 1 本ずつ接続する多段スイッチ構成に おいて、 r * 2 m - 1 (クロスの式)を消たすよう に存成した 5 段のスイッチである。

尚、ここで含うノンプロックとは、スイッチの 入回線、出回線双方に空き容量が存在する場合に は、その間を接続するバスが必ず存在する、とい うことである。

上記クロス形スイッチは、単一の選関を持つ複数の呼を扱う場合にはノンブロックである。ところが、それぞれの呼が任意の選度を持つ場合には、単位スイッチ間を結ぶリンクの使用効率が落ちるため、ノンブロックとはならない。それぞれの呼

りない容量を残して使われている状態(x −1+△) の△→ 0 の 仮限 飯を示す。

従って、「(m-1)人(x-1)」は、リンク化空き容性はあるのに、入回線1回線分は収容できないという状態、即ち、各リンクが乗も効率の悪い状態で使用されている状態でのリンクの本数を扱わしている。尚、配号(*)は。以上の最小の整数を表わす。ここから1本のリンクを除いた

|「(m-1)/(x-1)」-1|本のリンクがこのような状態であり、出回顧側も入回顧側と全く同様であるから、リンク本数が上記の2倍、

即ち、2×(「(m-1)/(x-1)」-1|本である時 新たに入回線1回線分はリンクに収容できず、更 にもう1本の収容可能リンクがあれば、即ち 2> ((m-1)/(x-1) -1 +1 であれば、入

2 > 1 1 (m-1) / (x-1) J - 1 | + 1 であれば、入回 裏側(1 次 リンク)、出回 顧側(2 次 リンク) 及万で、入回級 1 回級分以上の空き容量を共通に持つリンクが必ず存在する。

したがって、リンク本数をrとしたとき、 $r \ge 2 \times | \lceil (m-1)/(x-1) \rfloor - 1 \rceil + 1$ を摘たすな

の速度が異なると、例えば、低速の呼がリンク容 放の一部を占有しているために、そのリンクには まだ容量に空きがあるにもかかわらず、高速の呼 はそこへは入れないという、いわゆる虫喰い現象 が起こる。このため、リンクの使用効率が落ち、 上配のクロスの式を満たしていても、ブロックが 起きてしまう。

この問題は、多段スイッチのリンクを、空間的 に増やす、つまりリンク本数を増やすだけでなく、 時間的に増やす、つまりリンク速度を上げること により解決される。具体的には、出入回線数とリ ンク数は、それぞれ前配と同じくm、rとするが、 出入回線の速度を1としたとき、リンクの速度は x倍とし、r≥2× | (m-1)/(x-1) | -1 を満た すようなスイッチ構成とする。

上式で、右辺の(m-1)は、m本の入回線のうちの(m-1)本が使用中である状態を示す。一方、(x-1)は、リンク速度比xから、入回線速度比である1を引いたものであり、あるリンクがその速度のうちると入回線1回線分に敬小性本だけ足

らは、このスイッチはブロックすることがない。

以下、本発明の一実施例を無10図により説明する。 第10図に示すように、出入回線数 n に対し、 n ==mkである。初段スイッチとして、外の単位スイッチをはの単位スイッチを1 の単位スイッチを2 m - 3、以前の単位スイッチを2 m - 3、以前の形式の単位なスイッチを2 m - 3、以前の形式の単位なスイッチを1 m の形式のでは、がある。それぞれの単位なスイッチを構成する。まったで、からは、外段スイッチを構成する。生に述べたノップロック条件の式、

 $r \ge 2 \times | \lceil (m-1)/(x-1) \rfloor - 1 \rceil + 1$ 化おいて、x = 2、r = 2m - 3 化相当するもので、 毎号が成立する。

各段の単位スイッチとしては、此に第1凶、ポ

6 図、第 8 図で説明したものや、銀 1 2 図、第 16 図で説明するものが選用できる。

次に、第11図に多段通話路スイッチのもう1つの実施例を示す。第10図の実施例が、先に述べたノンブロック条件の式、

「22×{「(m-1)/(x-1)」-1|+1において、x-2、「-2m-5 の例であったのに対し、本例ではx-3、「-m-2 の例である。この場合も等号が成立する。構成の考え方は、第10図と同様である。各単位スイッチの構成も、具体的には第1の実施例と同様であるので詳細な説明は省略する。

以上の実施例によれば、任意の適信選択を持つ 呼を・ノンブロックで交換できる多段スイッチが 必要扱小限の構成にて実現できる。

次に第12図にて、単位スイッチに関する他の 実施例を応明する。据12図では、裸成安果はア ドレスドIFU群1201を除いては第1図と同じで あり、接続関係が若干異なる。第12図では、ア イドルアドレスFIFU103のデータ出力(DO)は、 そのままメインパッファ105の書込みアドレス

セレクタ(EPSBL)を介して、キュー状態表示出 力(STS)となる。

本実施例では、セル書込み時はアイドルアドレスPIFOから空アドレスを取出し、これをそのままメインペッファの書込みアドレスとする。同時に該アドレスを、アドレスFIFO群 1201 の中のそのセルの宛先出級番号に対応する PIFO ペッファに各込む。銃出し時は、各FIFO ペッファから版にアドレスを取出し、これを銃出しアドレスとしてメインペッファからセルを読出す。 PIFO ペッファが空の時はEP出力が出される。

本構成では、出級当りのパッファ可能セル数がアドレスFIFO群の中のFIFOパッファの容量で制限されてしまうが、この容量を充分大きめにとっておけば、全体としては本様成は簡単な構成である。

第14回はスイッチ規模の拡張の一実施例である。ヘッダ駆動形時間スイッチ 1401~1402 とヘッダ駆動形空間スイッチ 1403 から取り、入器に対応してヘッダ駆動形時間スイッチ 1401~

(WA) に接続される。また、メインパッファ105 にはセル本体のみを省込み、仄アドレス情報は普 き込まない。第13図を用いて本構成のポイント であるアドレスPIFO群 1201 について説明する

出線衛号入力(DEST) は出線番号デコーダ (WDEC)1501 に接続され、そのm本のデコー ド出力はそれぞれm 個の PIFO バッファ 1303~ 1304の普込み信号(WCK)入力に接続される。 FIFO パッファ 1 5 0 5~1 5 0 4 の データ入 力は、 第12図のアイドルアドレス FIFUのデータ出力 である。 PIPO パッファ 1303-1304 のデータ 出力は観出アドレスセレクタ 1505 を介して観出 アドレス出刀(RAD)となる。統出アドレスセレ クタ 1 5 0 5 は 割 御 カ ク ン タ 入 力 (RACNT)を選択 入力とする。制御カウンタ入力(RACNT)は更に **鹿出草序デコーダ 1302 の入力と空状態セレクタ** (EPSEL)1306の選択入力に接続される。 読出 順序デコーダ 1302 のデコード 出力は各 FIFO バ ッファの統出し信号(MCK)入力に接続される。 各 P I F O パッファの空を状態 信号 (E P) は空状顔

1402を設け、その各出力をヘッダ駆動形空間スイッチの入力とする。

ここで、ヘッダ駆動形時間スイッチというのは、 ヘッダ情報に蒸づいてセルの時間原序を入れ換え るもので、具体的には、既に述べた第1回、無る 図、第8図、第12図等のスイッチングシステム が適用できる(但し、多重、多重分離部を除いた もの)。これらの既に述べたスイッチングシステ ムでは、セルの就出しは創御カウンタの値に基づ いて行う。そこで、第14図の1個のヘッメ収斂 形時間スイッチの制御カウンタの低が常に全て異 なるようにしておけは(例えば1つずつずらして おけば)、岡時に説出されたセルは金てその宛先 出級番号が異なる。従って、ヘッダ駆動形空間ス イッチ 1403 では、同時に入力したセルの宛先が 同じであるための衝突が起こらない。このため、 ヘッダ駆動形空間スイッチは第15凶に示すよう な簡単な存成で良い。第15図では、各出入根に 対応してタイミング国路 1501~150π、 セレク メ 1 5 1 1 ~ 1 5 1 n 、 選択 ア ド レ ス 発生 邸 1 5 2 1 ~

152nを設け、各入網のヘッダ情報に相当する部分はそれぞれ全入級分を選択アドレス発生部に接続し、各入級のヘッダ以外の部分はタイミング回路を介して各出級対応のセレクタそれぞれへなる。同時に入力したセルの犯先は全て異なるので、各選択アドレス発生部には、自分のとけ来る。そのヘッダ情報が米た入級に相当する選択アドレスを発生すればセレクタにより宛先通りの選択がなされ、全体としては空間スイッチ動作を行った

部16図は部12図の構成に使先制御機構を付加したものである。ヘッダ変換テーブル102のデータ出力にクラス表示出力があり、これがアドレスFIFO群1601のクラス入力(CLS)に接続される。

項17図は優先制御機能付きアドレスFIFU辞の構成である。 再13図と同様な部分の説明は省略する。本実施例では、読出順序に優先、非優先の2クラスを設けている。そこで、各出継対応に

用できる。

(発明の効果)

本発明によれば、メインパッファからセルが脱出されるがに新たなセルが替込まれることによるセルの消失が生じない。また、全ての出線に対してメインパッファの全領域が共通に使えるので、特定の出線へのセルの現先の偏りが生じても、メモリ容量を効率及く使える。従ってセルの開発が起きにくい。このことは特に、瞬時的に同一宛光のセルが集中して到者する、パースト性の強い過信を扱う際に効果がある。

4. 図面の簡単な説明

第1四は本発明の一実施例の缺能ブロック図、 第2回は第1回の実施例で用いるセルの構造の説明的、第3回は第1回のアドレスポインタの評価 機能ブロック図、第4回は第1回の直並列変換多 直着の動作説明図、第5回は第1回のアイドルア ドレスFIFUの評価機能ブロック図、第6回は本 発明の一実施例の機能ブロック図、第7回は第6 図の統出アクセス制御の論理の説明図、 第8回は 2つずつのFIFUバッファ(例えば 1702 と1704)を設けている。 PIFUバッファの登込み信号入力(WCK)は出級番号デコーダ 1301 のデコード出力と、クラス情報デコーダ 1701 のデコード出力のAND条件をとっている。また観出し信号入力(RCK)は観出し順序デコーダ (302 のデコード出力と各FIFUの空状態設示出力(EP)とのANDをとっている。この構成によれば、セルの設込み時は、登込みアドレス(WAD)はその出級番号とクラスに応じたPIFOパッファへ格納され、セルの観出し時には、観出し世先間のFIFO(例えば 1702)が空になるまでは常にこちらのFIFOから配出しアドレスが出力され、このF1FOが空になると始めてもう一方のFIFO(例えば 1704)が鋭み出される。

本実施例は是低時間に関する世先度を2クラス 設けて説明したが、更にPIFOパッファをクラス 毎に増やして、多数のクラスに対応する事が出来 る。また、PIFOパッファの答及を制御すること によって、份失率の違いによるクラス分けにも33


本発明の一実施例の機能ブロック図、集9図は第3 図の実施例で用いるセルの構造の説明図、第10 図、第11 図は本発明の一実施例の説明図、第12 図は本発明の一実施例の設明図、第1 3 図は第1 2 図のアドレスFIFO 群の詳細機能ブロック図、第1 4 図の空間スイッチの機能ブロック図、第1 6 図は本発明の一実施例の設能ブロック図、第1 6 図は本発明の一実施例の設能ブロック図、第1 7 図はば1 6 図のアドレスFIFO 詳の詳細機能ブロック図である。


1 0 1 … 直並列変換多重器、 1 0 2 … ヘッダ変換テーブル、 1 0 5 … アイドルアドレス FIFO、 1 0 4 … アドレスポインタ、 1 0 5 … メインパッファ、 1 0 6 … 並區列変換多重分離 語、 1 0 7 … 制御カウンタ、 3 0 2 … 哲込みレジスタ、 3 0 4 … 抗出レジスタ、 3 0 6 … 不一致彼出器、 3 0 8 … 哲込みアドレスセレクタ、 3 0 9 … 超出しアドレスセレクタ、 6 0 4 … 配出アクセス制御、1201 … アドレス FIFO 群、 1303 … FIFO パッファ。


代理人弁理士 小川 勝





特開平2-1669(12)













第 7 図

	入 :	ת	d +1	(
Q1	82	QЗ	出力	(退获25%)	
1	X	X	00	(CI)	
0	1	X	01	(C2)	
0	0	1	10	(C3)	
0	0	0	11	(71FL)	


第9図


<u></u>	/情報	
空/優先 出 線 伊那 クラス 答 号	呼識別子	








1011 --- 単位スイッチ(1次スイッチ) 1021 --- 単位スイッチ(2次スイッチ) 1031 --- 単位スイッチ(3次スイッチ)

















第1頁の続き

⑤Int. Cl. 3

識別記号 广内整理番号

H 04 Q 11/04

優先権主張						本(JP)動特顯 昭62-253661		
			33)H	362(1987 <i>)</i>	шяі	1日金月	本(JP)動特願 昭62-283249	
⑦発	明	者	森			誠	神奈川県横浜市戸塚区戸塚町216番地 核	k式会社日立製作
							所戸塚工場内	
個発	明	者	堀	木		晃	神奈川県横浜市戸塚区戸塚町216番地 核	战会社日立製作
							所戸塚工場内	
個発	明	者	加	薜	孝	雄	神奈川県横浜市戸塚区戸塚町216番地 核	k式会社日立製作
							所戸塚工場内	
@発	明	者	桑	原		弘	東京都国分寺市東恋ケ窪1丁目280番地	株式会社日立製
							作所中央研究所内	•